※上記の広告は60日以上更新のないWIKIに表示されています。更新することで広告が下部へ移動します。

Lattice Diamond Tips

Lattice Semiconductor社が提供するFPGA統合開発環境DiamondのTips

論理合成後によく出てくるWarningを止める方法。

論理合成後によく以下のようなWarningが出る
@W: MT420 |Found inferred clock top|Clock with period 5.00ns. A user-defined clock should be declared on object "p:Clock"

これは論理合成ツールに制約ファイルにクロックが設定されてないので、
module "top"のポート"Clock"をクロックとして推論(infer)しましたという警告。
これを止めるにはツールバーからSynplifyを起動して、"New Scope File"アイコンをクリック。そしたら任意のポートに
クロックと周波数を設定する。あとは保存ボタンを押して制約ファイル(.sdc)を保存する。
その後DiamondのStrategyを右クリック>Edit>Synplify Pro>"Input SDC Constraint File(.sdc)"
で先ほど保存した.sdcファイルを設定すれば解決。