※上記の広告は60日以上更新のないWIKIに表示されています。更新することで広告が下部へ移動します。

LatticeXP2 LFXP2-5E 5TN144C


Specification
パッケージ TQFP-144pin
コア電圧 1.2V
ルックアップデーブル(LUT4) 4752
レジスタ(4bit FF) 3564
分散RAM 10.13KBit
EBRSRAM 9ブロック
sysDSP 3ブロック
PLL 2個
PIO pin 100
PIO Cell 196
PFU 594
スライス 2376
うちRAM機能無し 1971
うちRAM機能あり 405



LUT(Look Up Table)は4bit。レジスタも4bit
基本的な構成要素は(プログラマブルファンクションユニット)PFUで、
そのうちRAM機能が無いものをPFFと呼ぶ。PFU、PFFは4個のスライスを内包する。
PFUのスライス0~2はレジスタありのスライス、スライス3についてはレジスタ無し。
スライスはひとつあたりにLUT4と4bitD型フリップフロップを2個づつ内包している
LUTはキャリー用の出力がありそれによってLUT6やLUT8を構成することができる




組み込みブロック

EBRRAM

  • デュアルポートメモリ、擬似デュアルポートメモリ、ROMとして使用できる
  • Lattice XP2には9個搭載
  • word幅18bit*1024 = 18,432Bit = 2,304Byte
  • 動作周波数 315MHz 以下

SysDSP

SysDSP一個につき構成できる要素
bit幅 x9 x18 x36
MULT(乗算) 8 4 1
MAC(積和、乗算と累積) 2 2
MULTADDSUB(乗算、加算/減算) 4 2
MULTADDSUBSUM(乗算、加算/減算、総和) 2 1
  • 動作周波数 300MHz 以下
LFXP2-5Eだと9ビット乗算器が24個もある計算
乗算演算子を使うと文脈から判断して勝手にSysDSPを使ってくれる
任意で使う場合はIPexpressをからmoduleを生成

クロック関連

モジュール名 説明 LatticeXP2に内包される数
GPLL 汎用PLL 2
DCS Dynamic Clock Select 8
CLKDIV クロック分周期 2
OSC 内蔵RC発信器 1


レジスタパフォーマンス

単位:ns
ホールド 0.002
セットアップ 0.061
出力遅延 0.342
LUT出力遅延 0.216